IBM stellt Power7+ vor

Die wichtigsten Fakten zuerst: Power7+ wahrt die Binärkompatibilität zu Power7, Power6 und ihren Vorgängern, bringt aber auf einer Chipfläche von 567 qmm insgesamt 2,1 Mrd. Transistoren unter. Damit packt IBM wie bei Power7 acht Prozessorkerne (Cores) auf einen Chip, dessen Fläche unverändert ist. Allerdings passen jetzt dank des „Shrink“ von 45 nm auf 32 nm kleine Strukturen rund 900.000 Transistoren mehr auf den Chip als bisher.

Die zusätzlichen Transistoren wurden überwiegend für die Aufstockung des Level3-Cache (von 32 auf 80 MB) und für zusätzliche „Akzelatoren“ verwendet, die häufig wiederkehrende Aufgaben wie zum Beispiel die Verschlüsselung beschleunigen. Pro Core blieb die Größe des L2-Cache ebenso unverändert bei 256 KB wie die Zahl der 12 Execution Units und die Zahl der vier simultanen Threads (also zeitgleiche Berechnungen).

Das heißt: Auch bei Power7+ bleibt es bei den maximal 32 parallelen Threads von Power7. Was die Skalierbarkeit angeht: Wie bisher lassen sich bis zu 32 Prozessor-Chips (256 Cores) in einem Rechner unterbringen; die SMP-Bandbreite des Chip beziffert IBM wie bisher mit 360 GB/s, die Maximalzahl der gleichzeitig in einem Server bearbeiteten Instruktionen ebenso wie bisher mit 20.000. Diese Instruktionrn laufen dann aber 10 bis 20 Prozent schneller getaktet ab.

Wie die Kollegen von Heise melden, führt IBM mit Power7+ auch den sogenannten Winkle-Modus für unbeschäftigte Cores neu ein. Namensgeber ist Rip van Winkle, der in einer Kurzgeschichte von Washington Irving den gesamten Unabhängigkeitskrieg verschläft. Gemeint ist mit dem Winkle-Modus ein „Schlafzustand“, in dem ein Teil des Chip (Core inklusive L2- und L3-Cache) komplett ausgeschaltet wird. Das spart laut Heise 95 Prozent Strom, kostet aber rund 10 ms Latenz.

www.ibm.de

www.hotchips.org

Bildquelle: IBM